(B日本国特許庁(JP)

10 特許出願公開

母公開特許公報(A)

昭60-55459

@int.Ci.

激励記号

厅内整理番号

母公開 昭和60年(1985) 3月30日

G 06 F 13/16 12/02 12/08

6974-5B 6974-5B 8219-5B

審査請求 未請求 発明の数 1 (全10頁)

❷発明の名称

プロツクデータ転送記憶制御方法

②特 関 昭58-163161

每出 類 昭58(1983)9月7日

砂発明者 宮崎

鉄 弘

日立市大みか町5丁目2番1号 株式会社日立製作所大み

か工場内

の出 額 人

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 并理士 秋本 正実

ij <u>#</u> ≇

発明の名称 プロンタデータ転送記憶調算方法 特許請求の範囲

1. アクセス元としての主処道英匱、入出力処理 変配がメモリ制御基置を介し(主)メモリをアク セスし得るように構成されてでる処理装蔵にかけ るプロフタデータ転送記憶制御方法にして 不停 足伝送元メモリエリア化存するプロフグデーメを 同一メモリ内の他のもモリエリアとしての不特定 伝送先メモリエリアに伝送記憶する必求がアクセ ス元に生じた風、はアクセス元は転送元、伝送先 のメモリエリアのアドレス上での大小関係の利定 信果に応じ伝送先、伝送先のメモリエリアの先頭 アドレスあるいは末島アドレスを伝送元、伝送先 のアドレスとしてアドレス更新モード情報、転送 節数とともドメモリ 制御装置に伝送する一方、紋 制御菜堂は伝送元メモリエリアからの統出デーメ の転送先メモリエリアへの転送記憶を行えりまた。 転送元、転送先のアドレスを、転送記憶図数が上 記伝送路数に一致するまでの除上記すドレス更新

モード情報の指定する方向に更新することによつて、低送元メモリエリアからのブロックデータの に送先メモリエリアへの極速記録を制御するとと を特殊とするブロックデータに送記録制御方法。 2 主処要数によるメモリアクセスがキャッシュメモリを介して行なわれる場合、キャッシュメータは自己内に記録されているデータ対応のから よモリ上アドレスの各々とメモリ制御要談からの に送先アドレスとを転送記憶が行なわれている間 比取数視し、アドレス一数が検出された場合には なアドレス別応のデータを無効として処理する特 が請求の範囲は1項記載のプロックデータ転送記 は制岡方法。

発明の詳細な提明 (発明の利用分野)

本発明は、 向一メモリ内にてもるメモリエリア に記録されているブロックデータが他のメモリエ リアに高速に伝送記録されるようにしたプロック データ伝送記値傾仰方法に関するものできる。 (発明の背景)

福岡県60- 55459(2)

何一メモリにかいて、あるメモリエリアに記憶 されているプロックゲータを他のメモリエリアド 伝送記憶させることが在々にして必要となつてい るが、伝送記憶を高速に行ない得ないでいるのが 災状である。ことにいうプロックデータの伝送記 ほとは、一枚に第1回に示すようにメモリ1にか けるアドレス&よりアドレスBK豆つて速収的に 何券かの関連性をもつデータ群がプロッタデータ として記憶されている場合にかいて、そのブロッ クデータを他のメモリエリアであるところのアド レス人 「よりナドレスB! に亘つて所定ナドレス 順に記憶せしめることをいう。 アドレスAKタけ るデータはアドレス人! に、また、アドレスDに シけるそれはアドレスB! といつた具合に転送記 はされるものである。このようなプロックデータ の伝送配復は多種の処理分野にかいて必要となつ てかり、特に文字処理、会話館末処理、CAD (Computer Aided Design)、ファイル管理など の分野でその必要性が高まつている。例えば CRT

などのデイスプレイ変徴にて長示画面の毎正を行

なう場合、特に行の挿入や削除、位置の変更など を行なう場合には 8 0 ペイト程度のプロックデー メの伝送記録が研定大にして行なわれるものとな つている。

ととて本発明の前提に係る処理組織の一枚的な 全体情点は第2因に示すようである。

伝送するようになつている。自己内に記憶されて いたい場合はメモリ制御英臣2を介しそのデータ をメモリ1より銃み出したうえ主処理装置4代伝 送すると阿耳に、自己内に記憶するものとをつて いる。また、主処理要牒もからのメモリ潜込要求 に対してはキャンシュメモリまはその音込フドレ スに低るデータが自己内に記憶されている場合は その常込アドレスにかけるデータを書込データと なるべくず英文更し、また配達されているか否か とは機関係にそのデータをメモリ制御装置を全介 レメモリ1に客を込むようになつている。更に中 インシェメモリ3は入出力処理装置5からメモリ 紂列炎促2に転送されるアドレス信号を敷焼する ものとなつてかり、書込が行なわれたアドレスド 対するデーメが自己内に記憶されている場合には そのデータを無効化するものとなつている。

このようにしてなる処理装置化てブロックデータを送記値を高速に行なう方法として、これまで以下のようなものが知られている。

即ち、第1の方佐としては、アクセス元(主処

塩色版 4)よりメモリ制御装置 2 内に伝送元アドレ ス、仮送先アドレスシよび伝送投数を収法配送さ せ、しかる後メモリ制御袋置2がそれらアドレス を増加方向に近新しつつ、しかも伝送解散を核少 させつつプロックデータの転送配信を行なわんと するものである。しかしながら、この方法による 当合は、伝送元アドレス、伝送先アドレスともに 物加させる方向でブロックデータの伝送記憶が行 なわれることから、転送元メモリエリアと転送先 メモリエリアが一部でも 電視しない場合は 初にし て、兎胡ナる場合には不具合を生じることになる。 何之ば係3以に示す前く転送元メモリエリア(ア ドレスA~B)と伝送先メモリエリア(アドレス A!~8!)とが一部貫復する場合にかいて、ァ ドレス人にかけるダータをナドレス人/ 化転送記 促しようとナれば、アドレスA! 化シけるデータ は伝送元メモリエリア内のものとして後に転送記 促されるべきものであるにも拘わらずその内容が 変更されてしまうことになるものである。また、 この方法化かいてはメモリ1とメモリ制御装置 2

· 新町 60- 55459 (3)

との例で伝送記憶処理が実行されるだけであるから、転送先メモリエリアに含まれるアドレスのデータが伝送記憶前にキャッシュメモリるに記憶されていても伝送記憶中にかいてキャッシュメモリるは何等の処理も残り得たく、したがつて、伝送記憶はにはキャッシュメモリる上にかけるメモリ1上のデータとは一致したくなることは明らかである。

第2の方法としては、主処理典数4が何時処理 機能を発揮してメモリ1よりインタリープによつ リ型次数み出すー方、数み出されたデータをある 時間遅れを以てインタリープによりメモリエリ 時間遅れを以てインタリープによりメモリ1に存 き込むようにするというものである。この更新は本 かいては成出、帯込の必動とアドレスの更新は主 が理解を4主導によつて行なわれ、また、使 されたデータは主処理装置4を介し等込データと してメモリ1方向に転送されるが、この場合には、 ててのデータ転送経路部分のうち乗しスループフ トの立いものによつてプロックデータを透透度が 足められてしまりことになる。一般に高速処理を 目的とした処理要数では通常メモリ18体のスル ープットは主処理数数4とメモリ1との時でのデ ータ製造のそれの2倍以上あるが、この方法では その高いスループットを活かし得ないものとなつ ている。

せいには、この方法として人出り処理技能ではなく、メモリ1と人出力扱盗問のデータを送だけではなく、メモリ1相互間のデータを送をも行なむしめ主義、理技能もの負荷を優談させることが考えられている。しかしながら、この方法による場合は入出力するようにしてアドレスを更新しつファックデータの転送配便を行なうことから、メモリエリアの政策を受けてなる。また、この方法による事を生じるとになる。また、この方法による事を生じるとになる。また、この方法によるもそでけて転送記憶を割得、実行するが、転送されるデータが取出べくと理解といるには

主も思いました。 でドデータ転送記憶が終了してしまい、データ転 送記憶の高速化は実効あるものとはをつていない のが突状である。

〔発明の目的〕.

本売明の目的は、同一メモリ上にかいてメモリ エリアが一部重複する場合であつても直接の環境 如何を問わず、あるメモリエリアに記憶されてい るブロックデータが他のメモリエリアにアクセス 元に女担をかけることなく高速に転送記憶される ブロックデータ転送記憶調解方法を供するにある。 〔発明の収長〕

この目的のため本発明は、メモリ制御級をがアクセス兄よりメモリエリアの先頭アドレスもるいは末吊アドレスとしての転送元アドレス、転送先アドレスの他、転送器はおよびアドレス更新モード情報を受けた場合には、転送先、転送先のアドレスをアドレス更新モード情報に応じた方向に更新するようにしてブロックデータを同一メモリ上で転送記憶させるようにしたものでもる。アクセ

ス元では伝送元先額アドレスが伝送先先額アドレスより大である場合には伝送元、仮送先のアドレスをして伝送元先額アドレス、伝送先先銀アドレスを、また、アドレス更新モード情報として増加 指定モードをメモリ制御装成に伝送する一方、途の場合にはアクセス元より伝送元、伝送先のアドレスが、アドレス更新モード情報としては収少指 ピモードがメモリ制御鉄成に伝送されるようにしたものである。

[発男の実施例]

以下、本発明を無4図から無11図により説明 する。

紹4回は本苑別に係るメモリ別の製産の長部娘 地をキャッシュメモリ、メモリとともに栽培的に 示したものである。アクセス元としてのキャッシュメモリ3または入出力必理装置からの伝送元ア ドレス、伝送先アドレス、伝送語数かよびアドレ ス更新モード情報はペスでを介しメモリ別都接載 2に取り込まれたり支伝送元アドレスカッンタ

202、転送先アド カウンチ203、アドレ ス見折モード指定レジスタ(1ピツト)201K マットされるようになつている。 啓示されていな いポ伝送師数は別になけられている芸伝送師立立 クンタドャットされるものとなつている。 しかし て、レジスタ201Kよつてカウンメ202、 203のカウントモードを指定し、メモリ1化シ ける伝送元メモリエリアよりアドレス単位化デー ナを成今出した低に印でのデータを転送先メモリ エリアに答き込む皮にカクンメ202。203を 災所するようにすれば、転送元メモリエリアドか けるプロッタデータは高速化して伝送先メモリエ リアに伝送記録されるものである。伝送辞数がセ ットされる機能透析数カウンタはデータが転送記 ほされる皮にデクリメントされ、七のカウント値 が吊となつた時点で伝送記録は終了されるところ となるわけである。ところで、妄選尼姫が行をわ れれば、伝送先メモリエリアにかけるデータは巨 送配返の前と後ではその内容が変更されるととに なるから、もしもキャンシュメモリるが伝送先メ

科問 GG- 55459(4)
モリエリアに甘まれ アータを記述している場合
Kは不母音を生じるととになる。キャフレユメモ
リるにかけるキャンシュ無効化態構る1について
は特級昭57-122153 分に例示されているが、
これによつてカウンチ203からのアドレスを致
視することによつて、そのようを不都合が生じさせないようにしている。即ち、自己内に記述されているデータ対応のメモリ1上アドレスの各々と
カウンチ203からのアドレスとを比較監視し、
アドレスの一致が検出された場合にはそのアドレス
対応のデータを無効なものとして処理している
わけてるる。

群5 切はそのメモリ制御供款の一関での具体的 情以を示したものである。これによるとメモリ制 神技健はパス占有制御機係としてパス占有過代図 路205を、また、通常のメモリアクセス制御場 係としてファンタションレジスタ209、アドレ スレジスタ208、書込データレジスタ207、 校出データレジスタ211かよびメモリアクセス 制御回路210を有するものとなつている。更に

プロックデータ転送関係としては既認の転送元アドレスカウンタ202、転送先アドレスカウンタ203、競気送路数カウンタ204、アドレス更新モード推定レジスタ201の地化、プロックデータ転送調調回路206を有するものとなつでいる。なン、第5回化シける符号212~222はゲートであり、その通過制御はメモリアタセス制御回路210中プロックデータ転送制御回路206化よつている。

さて、上記のようにしてなるメモリ制御経復の 油作を脱壊すれば以下のようである。

先ず通常のメモリ説出のアタセス海移は、アタセス元としてのキャッシュメモリまたは入出力処理をはよりパス占有要求234がパス占有過択回路205に出力されることによつて開始されるものとなつでいる。第6回はこのメモリアタセス元的作時での実施入出力信号、入出力データを示したものである。パス占有要求234はアタセス元対応の信号値を介しパス占有通択回路205にはこの他メ

パス占有許可235を受けたアクセス兄はこれにより初めてパスを占有することが可能となり、ファンクサンヨン値号231かよびアドレスは号232を伝送するとこうとなるものである。これら信号はメモリ解列集殴内のファンタションレジスタ209、アドレスレジスタ208にセプトされるが、メモリアクセス制御回路210によつでファンクション信号231の内容がメモリ成出

クセスであるとデコードされた場合には、メモリ に対し統出や一ドのメモリファンナション選号 241とメモリアドレス保号242が与えられる ようになつている。一方、メモリではそれらほ母 にもとづいて統み出されたデータはメモリデータ 243としてメモリ応答240に同期して出力さ れるようになつている。メモリからのメモリデー メ243は一旦観出デーメレジスメ211にセフ トされるが、メモリ応答240にもとづきメモリ アクセス制御昭銘 2 1 0 からはパス占有要求 239 / がパス占有遺状図券205円出力されるものとな つている。とれた応じてペス占有選択回路205 が選択の結果バス占有許可238を与えた場合に はメモリアタセス製製図路210は粧出データン ジスメ211の内容をデーメまるるとしてベス上 に出力する一方、アクセス元数別信報を応答 220 としてアクセス元に出ガナるように立つている。 アクセス元ではそのアクセス元数別情報より自己 が指足されていることを検出した場合には、その データ233を初めて取り込むようになつている

わけてある。

メモリに対する通常の既出アクセスは以上のようであるが、これよりして通常の姿态アクセスも 同様にして行なわれることになる。

次にプロッタデーメの伝送犯症について証明す る。は7辺はその世帯時での身作を中心にして示 したものである。とれによる場合アクセス兄より 通常のメモリアタセスと同様のバス占有ブロトコ ルモふんでファンタンコンレジスタ209、 佐込 プーメレジスメ201Kはそれぞれアクセス元か 5のフアンタション信号231、アーメ233が セットされるようになつている。ファンナション レジスタ109の内容をデコードすることによつ て転送元アドレスの被込根束であるととをプロッ ナデータ伝送射桿図路206が検出した場合には、 帯込デーメレジスメ 2 0 7 0内容は伝送光アドレ スカクンダ202ドセツトされ、また、応答 230 がアクセス元化返送されるよう化なつている。と れによりアクセス元は次には上記の場合と同様に して転送先アドレスを転送先アドレスカウンター

203にセットした後は、転送路数シよびアドレ ス質新モード情報を残転送路数カウンタ204、 アドレス更新モード指定レジスタ201に順次セ ットナるところとなるものである。この場合アク セス元からの伝送店数かよびアドレス更新モード **得我のセット長求はまたプロックデータ伝送記憶** 耐焰質求を渋ねているととから、ブロックデータ 伝送制御原路 2 0 6 は転送路数かよびアドレス更 **新モード情報のセット終了後に進ちにプロックデ** ーメの伝送記録を開始するところとなるものでも る。伝送記憶化ついては詳細に接述するととろで **あるが、伝送記憶が終了すればプロックデータ伝** 送耐災回路206からはその旨の応答230がア タセス元化茲送されるようにもつている。したが つて、アノセス元化とつては通常の学品アノセス と全く同様なアクセスを3回送税的に行なつた後 は、伝送記憶の終了した旨の応答を受けるだけで 坊さされるから、女祖少女くしてプロックデータ の高速伝送配体を行ない持るものである。

とこで揺る図により答込デーメレジスメと機能

造師立カクンタ、アドレス質斯モード指定レジスタとの関係を説明する。アクセス党からのアータ233は例えば32ビットとされるが、アドレス 契新モード情報かよび転送部数はアクセス元より 本例では同時に転送されるようになつている。このうち、アドレス更新モード情報は1ビットでサかであるから、残り31ビットを転送額数別としてりつかるが、本例では1原32ビットとして な大255時1間で転送記録されるようにしている。伝送部数別として8ビット割当ているものであるが、これに限定されるものでないことは行 はてもる。

さて、プロックデータの転送配像が如何化して 行なわれるかを謂り図により説明する。

アクセス元からの伝送語数かよびアドレス更新モード情報がセットされたならば、プロッタデータを送前即四路206は先ポパス占有要求237をパス占有選択四路205に出力するようにされる。これに対する有許可236が得られたならば次に転送先アドレスカウンタ203の内容がアド

レスはみてるでとし また、これに同期して最 ののデータに対する伝送記憶が行なわれたことを、 事的に示すファンクションは号231岁出力され る。これによりキャッシュメモリではキャッシュ **統治化機構化よつて必要化応じデーメの無効化が** 行なわれるものである。一方、とれに並行して、 プロフクデータ伝送制御団路206はメモリファ ングションは号241を飲出モードにして伝送兄 ナドレスカウンタ202の内容をメモリアドレス は号242としてメモリに出力することによつて、 メモリよりメモリアドレス信号242対応のデー メをメモリデータ243として使み出すようにな つている。との場合メモリデータ243はパス上 K一定専門存在すべくメモリより就み出されると とから、メモリ応答240が得られてからメモリ ファンクション信号 214 1 を作込モードにして伝 送先アドレスカクンタ203の内容をメモリアド レス信号242として出力するようにすれば、メ モリデータ243は転送先ノモリエリアに転送記 ほされるところとなるものである。 したがつて、

利用電子の一 35459(6) 技能過程数カウン 0 4 の内容が零となるまで の間、1つのデータド対する転送記憶が終了する 症に残骸送期数カウンタ204の内でをデタリメ ントし、しかも転送元、転送先のアドレスカウン メ202,203を所定に更新したうえ上記和作 を始り返すようにすればよいものである。

四10回はアドレス契新モード指定レジスタ
201に1つてアドレスカウンタ202,203
が即何に制御されるかを示したものである。アドレスカウンタ202,203は何れもプリセット
可とされた可避カウンタとされ、ともにカウント
でンプ労性をするかカウントダウンを201とる。アドレス炭新モード指定レジスタ201とる。アドレスカウンタ202,203より発生されるメドレスカウンタ202,20更新方向を関係としてメートリアドレスは号242の更新方向を超合はなシアドレスは号242の更新方にとつである。ため、アドレス更新タイミング信号247はプロックデ

ーメ転送制即回路206がデーメ転送記憶化件) メモリ応答240mもとづいて作成するものである。

政後にプログクデーメ伝送記値に関係するマイ クロプログラムのフローについて説明する。弟 11回は主処理疾覚内で共行されるそのマイクロ プログラムのフローを示したものである。これに よる場合先才ピットパターン「00000PP」 (16単表示)と転送節数(DC)とが論道機 (人ND)されての結果は、テンポラリーワータ レジスタ収入1代格的されるようになつている。 とれは、伝道器数の最大値が「FF」(4ビジ) なに16進表示)であることから、不足であると 上位24ピフトを強切的に「0」にかく必要があ るからである。次に伝送先、伝送先の先級アドレ スがそれぞれナンポラリーワータレジスメWK 2。 WK3K格納されたりえその大小逍保が何足され るものとなつている。この特定の結果如何によつ て転送元アドレス、転送先アドレスとして転送元 先頭アドレス、伝送先先頭アドレスか、または伝

送元末尾アドレス、転送先末尾アドレスがメモリ 制御装置に転送されるものである。転送元アドレス、 転送先アドレスとして転送元末尾アドレス、 転送先末尾アドレスが転送される場合にはテンポ ラリーワータレジスメ WKIの内容はピットパターン「80000000」 と冷葉和(OI)されているが、 これは、アドレス更新モード情報(F)を「I」とするためである。

本発明は以上のようをものであるが、伝送先メ モリエリアと伝送先メモリエリアが完全に一数す る場合でも適用し得ることは勿論である。 〔発明の効果〕

以上説明したように本発明は、伝送記憶の長束が生じたアクセス元からの転送元アドレス、転送 先アドレス、転送複数かよびアドレス更新モード 情報を受けてメモリ制御装置が転送兄、転送先の アドレスをアドレス更新モード情報に応じた方向 に更新するようにしてブロックデータを開ーメモ リ上で伝送記憶させるようにしたものである。し たがつて、本発明による場合は、同一メモリ上に

シいて伝送元メモリエリアと伝送先 とが一部食徒する場合であつても食徒の疑嫌如何 を問わず、あるメモリエリア化配住されているプ ロクタデータがアタセス元に会祖をかけることを く心のメモリエリアに正しく、しかも高速にして 伝送記憶されるという効果が得られる。特にメモ リとメモリ妈卵类転降のデータ幅を集の部分より も大きく広げるだけで高速化が可能であり、また、 プロスクデーメ伝送のためのメモリバスにかける データバス占有時間が従来の場合の半分で済まさ れ、プロッタデータ伝送時のスループット低下が 少たくて済まされる。最近ダイナミックBAMT はニブルモードナポート(日益エレタトロニタス 4月号、昭和58年台風)により送院アドレス級 出が行をわれ、データペスの負荷はアドレスパス の食材に比して大きく、本発明による効果には大 なるものがある。

図面の簡単な説明

第1回は、同一メモリ内での一般的をプロック データ転送記憶を説明するための頃、第2回は、


のアドレスが如何に更新調解されるかを説明する ための頃、第11回は、主処理装置内で実行され るプロックデータ転送記憶に関係するマイタロブ ログラムのフローを示す団である。


1 … (主)メモリ(主記値接収入 2 …メモリ制御 延収、3 … キャッシュメモリ、4 …主処型接収、5 … 人出力処型装収、3 1 … キャッシュ無効化値 信、201 … アドレスカウンタ、203 … 伝送 たアドレスカウンタ、204 … 接転送延散カウンタ、205 … ベス占有選択関助、206 … ブロックデータ伝送 調御関助、207 … 帯込データレジスタ、208 … アドレスレジスタ、208 … アドレスレジスタ、209 … ファンタションレジスタ。-


代理人 弁理士 数字正典


本先明の回投にほる処理と全の一层的な全体構造 を示す頃、は3回は、伝送沈、伝送先のメモリエ リアが言語する場合での不具合を説明するための 別、故る図は、本発明に張るメモリ制御鉄道の提 部は誰をキャッシュメモリ、メモリとともK収略 的に示すば、据る婦は、本発明に係るメモリ制御 心理の一例での具体的情点を示す時、前6回は、 そのメモリは神袋はての通常のメモリ試出アクモ ス場作を説明するための製部入出力電号、入出力 データのメイミングを示す道、無1回は、同じく そのメモリ制御鉄道でのプロフタデーメ伝送記憶 例作起動時での当作を説明するための登録人出力 位号、入出力データのタイミングを泳す器、48 頃は、そのメモリ 前部装置にかける者込デーメレ ジスタと改伝送母なカクンタ、アドレス更折モー ド指定レジスクとの調係を示す感、あり固は、メ モリ胡仰鏡直での本発明によるプロッタデーメ伝 遊記返過作を脱労するための姿態入出力値号、入 出力データのメイミングを示す幅、点10回は、 アドレス更新モード情報によつて伝送元、伝送先

第1図










第6团。



第9図

